DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

10803451

ŗ

Basic Patent (No, Kind, Date): JP 4282869 A2 921007 < No. of Patents: 001>

MANUFACTURING METHOD OF THIN FILM SEMICONDUCTOR DEVICE AND

DEVICE FOR EXECUTING THIS (English)

Patent Assignee: GTCKK

Author (Inventor): AOYAMA TAKASHI; KAWACHI GENSHIROU; SUZUKI TAKAYA

IPC: *H01L-029/784; H01L-021/20; H01L-021/268; H01L-027/12

Derwent WPI Acc No: C 92-385145 JAPIO Reference No: 170089E000052 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4282869 A2 921007 JP 9170609 A 910311 (BASIC)

Priority Data (No,Kind,Date): JP 9170609 A 910311

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 03917769

MANUFACTURING METHOD OF THIN FILM SEMICONDUCTOR DEVICE

AND DEVICE FOR EXECUTING THIS

PUB. NO.:

04-282869 [JP 4282869 A]

PUBLISHED:

October 07, 1992 (19921007)

INVENTOR(s): AOYAMA TAKASHI

KAWACHI GENSHIROU

SUZUKI TAKAYA

APPLICANT(s): G T C KK [000000] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-070609 [JP 9170609]

FILED:

March 11, 1991 (19910311)

INTL CLASS:

[5] H01L-029/784; H01L-021/20; H01L-021/268; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL:

Section: E, Section No. 1323, Vol. 17, No. 89, Pg. 52,

February 22, 1993 (19930222)

ABSTRACT

PURPOSE: To anneal evenly a region of a large area and to improve uniformly the crystallizability of a film and the characteristics of a TFT by a method wherein while some or all of a plurality of pulsed laser beams are superposed on each other, the laser beams are simultaneously applied to a substrate.

CONSTITUTION: A chrome film is deposited on a glass substrate 1 and thereafter, a gate electrode 5 is formed. Then, a nitride film, which is used as a gate insulating film 6, and an amorphous silicon film 7, which is an I-type layer, are continuously deposited. Then, a peripheral circuit formation region is subjected to laser annealing. That is, five groups of excimer laser oscillators 2 and laser beam homogeneous optical systems 3, example, are prepared. In the case a peripheral circuit on a scanning side is subjected to laser annealing, four groups of laser beams are used and an irradiation of one time is conducted setting the superposition width between the beams to 1mm. In the case the peripheral circuit on the side of a signal is subjected to laser annealing, the substrate is rotated 90 deg., five groups of laser beams are used and an irradiation of one time is conducted setting the superposition width between the beams to 1mm.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-282869

(43)公開日 平成4年(1992)10月7日


(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H01L			0171 414		
	21/20	_	9171 – 4M		
	21/268	_	7738-4M		
	27/12	R	8728-4M		
			9056 - 4M	H01L	29/78 3 1 1 F
					審査請求 未請求 請求項の数2(全 5 頁)
(21)出願番号		特願平3-70609		(71)出願人	390028004
					株式会社ジーテイシー
(22)出顧日		平成3年(1991)3月11日			東京都中央区東日本橋1丁目6番5号
				(72)発明者	青山 隆
					東京都中央区東日本橋1-6-5 株式会
					社ジーテイシー内
				(72)発明者	河内 玄士朗
					東京都中央区東日本橋1-6-5 株式会
					社ジーテイシー内
				(72) 祭昭孝	鈴木 誉也
				(12/75914)	東京都中央区東日本橋1-6-5 株式会
				(= 4) () === 1	社ジーテイシー内
				(74)代理人	弁理士 志賀 正武 (外2名)


(54) 【発明の名称】 薄膜半導体装置の製造方法及びこれを実施するための装置

(57)【要約】

【目的】 大面積領域を均一にアニールして、膜の結晶 性ひいてはTFT特性を均一に向上させるような蕁膜半 導体装置の製造方法及びこれを実施するための製造装置 を提供することを目的とする。

【構成】 複数のパルスレーザビームの一部或は全部を 重ね合わせながら、同時に基板上に照射する。





20

1

【特許請求の範囲】

【請求項1】 蒋膜半導体装置の製造方法において、複数のパルスレーザピームの一部あるいは全部を重ね合わせながら、同時に基板上に照射することによって均一な温度分布を大面積領域にわたって形成し、これによりアニールすることを特徴とする薄膜半導体装置の製造方法。

【請求項2】 複数のパルスレーザビーム発振装置と、 複数のレーザビーム均一化装置と、パルスレーザビーム 発振同期装置とを備え、複数のパルスレーザビームの一 10 部あるいは全部を重ね合わせながら同時に照射すること によって、大面積領域を均一にアニールすることを可能 とする薄膜半導体の製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜半導体装置の製造方法、及びこれを実施するための装置に係り、特に、レーザを用いて大面積領域を均一にアニールするための方法、及びそのための装置に関する。

[0002]

【従来の技術】液晶を用いた平面ディスプレイは、大画面化と高精細化の方向に進んでおり、一方で、このディスプレイの低コスト化をはかるため、画基部における薄膜トランジスタ(以下TFTと略称する。)と同じプセスで、表示部と同一基板上に周辺駆動回路を内蔵する試みがなされている(IBBE Trans. Electron Dev. 36, 351 (1989))。

【0003】この周辺回路は大きな電流駆動能力を必要とするため、一般に、電界効果移動度にして約30cm ² /Vs以上の値が要求される。また、ガラス基板の歪 30点は約600℃以下であるため、この周辺回路用TFTの形成にはレーザアニール法が用いられようとしている(IEEE Trans. Electron Dev 36, 2868 (1989))。

【0004】レーザアニール法としては、周辺回路用TFTの電界効果移動度を均一に向上させるために、XeClエキシマレーザなどを用いて、パルスレーザビーム内のエネルギ分布を均一にし、このレーザビームを移動しながら大面積領域を順次照射していく方法がある(MBKマイクロテック XMR Excimer Systems エキシマレー ザ応用装置カタログ)。

[0005]

【発明が解決しようとする課題】しかしながら、1つのパルスレーザビームのエネルギ分布とレーザ照射後の膜の温度分布の時間変化を示す図4から分かるように、パルスピーム内のエネルギ分布をいくら均一にしても、レーザ照射直後のt=0における膜の温度分布は均一に近いが、時間の経過(t1,t2)とともに、レーザビームの端部で横方向の熱拡散が生じる。図の中でSで示した領域は膜の溶融温度まで達しないが、約800℃以上に加熱されて、固相成長により微結晶を生じる領域である。微50

結晶領域が生じた場合は、ここに再度レーザを照射して も、膜のレーザ光に対する吸収係数が低下しているた め、再結晶化は起こらない。従って、パルスレーザピー ムを移動しながら照射していくと、レーザピームの中心 付近で処理された粒径が大きい領域と、レーザピームの 周辺付近で処理された粒径が小さい領域とが繰り返し生 じて膜が不均一になる。

[0006] すなわちレーザビームの中心部では膜の溶 融、結晶化が生じるようなエネルギで基板にレーザ照射 しても、レーザビームが照射された箇所の周辺領域には、膜は加熱されるが溶融に至らない領域が存在する。

【0007】するとレーザピームが照射された箇所では、結晶の粒径が大きく、粒界におけるキャリアのトラップ密度が小さくなり、最終的にはTFTの電界効果移動度が大きくなる。他方、レーザピームが照射された箇所の周辺領域では、膜の固相成長により微結晶が生じる。すなわち、結晶の粒径が小さく粒界におけるキャリアのトラップ密度が大きく、最終的にはTFTの電界効果移動度が小さい領域ができる。

【0008】レーザビームが照射された箇所の周辺領域で、一度微結晶領域ができると、次にレーザビームの位置をずらしてビーム中心付近の高いエネルギを照射しても、レーザの吸収係数が小さくなっているため再結晶化は起こらず膜の不均一な状態は解消されない。またレーザエネルギを十分に大きくして微結晶領域を再結晶化しようとすると、膜表面の凹凸化や膜剥がれという別の問題が生じる。

【0009】以上説明したように、パルスレーザビームを移動させながら繰り返し照射して、大面積領域をアニールしようとすると、必ず膜の結晶性、ひいてはTFT特性に不均一が生じる。又、一台の大出力パルスレーザを用いて大面積領域を一度にアニールしようとすると、エネルギ密度が大きくなりすぎて、光学部品が損傷を受け、レーザビームのエネルギ分布均一化はおろか、レーザの発信自体が不可能になる。このような理由により、従来は大面積領域をアニールすることはできなかった。

【0010】本発明の目的は、大面積領域を均一にアニールして、膜の結晶性、ひいてはTFT特性を均一に向上できるような薄膜半導体装置の製造方法及びこれを実施するための製造装置を提供することである。

[0011]

【課題を解決するための手段】請求項1の轉膜半導体装置の製造方法は、複数のパルスレーザビームを同時に基板上に照射することによって、膜に加わる熱の分布を広い領域で均一にし、大面積領域を均一にアニールする方法である。具体的なレーザビームの位置について述べると、(1)複数のパルスレーザビームの周辺部が重なるようにしてこれらを同時に照射する方法(図1(a)参照)、(2)各々のレーザビームを広げて、全領域が同時に重なるようにして照射する方法(図1(b)参照)の

2 通りがある。この製造方法でアニールする領域は周辺 回路の一部であっても全体であってもよい。

【0012】 請求項2の薄膜半導体の製造装置は、複数のパルスレーザビーム発振装置と、複数のレーザビーム 均一化装置と、パルスレーザビーム発振同期装置とを備え、複数のパルスレーザビームの一部あるいは全部を重ね合わせながら同時に照射する装置である。

[0013]

【作用】図2は、図1(a)に示すように複数のパルスレーザピームを端部が重なるようにして同時に基板上に照 10射した場合の、レーザ強度及びレーザが照射された基板上の温度を示す。図2(b)よりピーム間の熱の横方向の流れが生じない事が分かる。この為、広い領域で均一に膜が溶融し広い範囲にわたり均質で粒径の大きい領域ができる。

【0014】図1(b)は、複数のパルスレーザビームの各々を拡大した後、全領域を重ねる照射方式を示す。各々のレーザビームのエネルギ密度は小さくなるため、単独のビームでは膜を溶融できないが、複数のビームが重ね合わされた後では広い領域で均一に膜を溶融できる。

【0015】なお本発明の轉膜半導体装置の製造方法及びこれを実施するための装置は、不純物の活性化工程に 於いても利用できる。

[0016]

【実施例】 (実施例1) 本発明の実施例を図3を参照し ながら説明する。対角10インチ用ガラス基板1上にク ロム膜(2000オングストローム)をスパッ法により堆積し た後、ホトエッチ工程によりゲート電極5を形成する。 次に、プラズマCVD法により、ゲート絶縁膜6として の窒化膜(3000オンク゚ストローム)、1層アモルファスシ 30 リコン膜7(300オングストローム)を連続堆積する。次 に、周辺回路形成領域をレーザアニールする。図1(a) に示すように、波長308mmのXeCIエキシマレーザ発振 機2とレーザピーム均一光学系3とを5組用意し、各々 のレーザビームの形状を40mm×2mm、各々のレーザエ ネルギを270mJ/cm²とする。パルス幅は約27n sである。走査側の周辺回路をレーザアニールする場合 は、4組のレーザピームを用いてピームの形状を157 m×2m (ピーム間の重ね合わせ幅1m) として、1回 の照射を行う。信号側の周辺回路をレーザアニールする 40 場合は、基板を90度回転させ、5組のレーザビームを 用いてピームの形状を196m×2mm(ピーム間の重ね 合わせ幅 1 mm) として、前と同様にして 1 回の照射を行 う。レーザアニール終了後、プラズマCVD法により、 1層アモルファスシリコン膜8(1700オングストローム) と、リンをドープしたアモルファスシリコン膜9(30 0 オングストローム)を連続堆積する。次に、ゲート電極5の 端子出しを行った後、クロム電極10(500オンク゚ストロー ム) とアルミニウム電極11(4000オングストローム) をス

ソース、ドレイン領域を形成する。次に、透明電極12であるITO膜をスパッタし、ホトエッチング工程を行う。パシベーション膜13を3000オングストローム堆積させた後、ホトエッチング工程を行って1枚のガラス基板1が完成する。一方、予め偏光板、カラーフィルター、透明電極(ITO膜)を備えた他のガラス基板を準備しておき、この基板と前記のガラス基板との間に液晶を注入すると薄膜トランジスタを用いた液晶表示素子が完成する。

【0017】本実施例の薄膜トランジスタを用いた液晶 表示装置の製造方法においては、複数のパルスレーザピームの一部を重ね合わせながら、同時に基板上に照射したので、ピーム間の熱の横方向の流れが発生せず均一な温度分布を広い領域に渡って作り出すことができる。そして前配の周辺回路の一部、あるいは全部の領域を前配の均一な温度分布領域の中に入れることができる。従って本実施例の製造方法によれば画素部の薄膜トランジスタを駆動するための周辺回路の一部、あるいは全部の領域を均一にアニールすることができる。

20 【0018】加えて、本実施例のTFT液晶表示素子によれば、外付け用LSIは2個のみを必要とするにとどまり、従来の周辺回路を内蔵しない場合に比べ、外付け用LSIの数は約1割に低減できた。

【0019】 (実施例2) 本実施例では、図1(b)に示すようにレーザビームを拡大してその全領域を重ねて照射を行った。

【0020】本実施例の製造方法においては、複数のパルスレーザビームの各々を拡大した後、全領域を重ねる様にして同時に基板上に照射したので、各々のレーザビームのエネルギ密度は小さくなるため単独のビームでは膜を溶風できないが、複数のビームが重ね合わされた状態では広い領域で膜が溶融する温度まで加熱できた。そして、広い範囲にわたり均質で粒径の大きい領域を形成できた。

【0021】以上の実施例では膜の結晶化アニールを主体に述べたが、本発明の薄膜半導体装置の製造方法及びこれを実施するための装置は、活性化工程に於いても同様に作用するため、不純物の均一活性化法に対しても同様に適用できる。

[0022]

5

【0023】 請求項2の薄膜半導体の製造装置は、複数のパルスレーザピーム発振装置と、複数のレーザピーム 均一化装置と、パルスレーザピーム発振同期装置とを備えているので、複数のパルスレーザピームの一部あるいは全部を重ね合わせながら同時に照射することができる。従ってこの装置によれば、大面積領域を均一にアニールできる。

[0024]

【図面の簡単な説明】

【図1】基板上に複数のパルスレーザビームを重ね合わ 10 せて照射した状態を示すもので

- (a) は、端部が重なるようにパルスレーザピームを基板 上に照射したときの正面図
- (b) は、全面が重なるようにパルスレーザピームを基板 上に照射したときの正面図

【図2】複数のパルスレーザビームの端部を重ね合わせたときのレーザ強度分布と温度分布を説明するためのもので、

- (a) は、レーザ強度分布を示す図
- (b) は、時間変化に伴う温度分布の変化を示す図

【図3】実施例1,2で製造した半導体装置を示す断面

図。


【図4】単パルスレーザビームを照射したときの強度と 温度変化を説明するためのもので、

6


- (a) は、レーザ強度分布を示す図
- (b) は、時間変化に伴う温度分布の変化を示す図 【符号の説明】
- 1 基板
- 2 レーザ発信機
- 3 均一光学系
- 0 4 レーザピーム
 - 5 ゲート電極
 - 6 ゲート絶縁膜
 - 7 1層シリコン層(レーザアニール層)
 - 8 1層シリコン層
 - 9 リンをドープしたアモルファスシリコン層
 - 10 クロム電極
 - 11 アルミニウム電極
 - 12 透明電極
 - 13 パシベーション膜
- 20 14 パルスレーザ発振同期装置

【図1】

(a)




(6)



【図2】

(a)

では21 パルス2 パルス3 パールス4 パールス5 では 200 日産 100 200 日産 X (mm)



[図3]

